

VÒNG LOẠI CUỘC THI FPGA MCU DESIGN DANANG 2026

BAN KỸ THUẬT

-----***-----

ĐỀ THI VÒNG LOẠI: THIẾT KẾ VI MẠCH TRÊN FPGA

Nền tảng thực hành: Kit phát triển KIWI 1P5 (GW1N-UV1P5) HOẶC KIWI NANO 4K (GW1NSR-LV4C)

Phần mềm sử dụng: GOWIN EDA

TÊN BÀI THI: THIẾT KẾ HỆ THỐNG GIÁM SÁT VÀ ĐIỀU KHIỂN XUNG PWM ĐA CHẾ ĐỘ QUA GIAO TIẾP UART

1. MỤC TIÊU BÀI TEST

Bài thi nhằm đánh giá năng lực toàn diện của thí sinh về quy trình thiết kế vi mạch trên hệ sinh thái FPGA của hãng GOWIN Semiconductor, bao gồm:

- Tư duy thiết kế hệ thống số đồng bộ (Synchronous Digital Design).
- Khả năng đọc Schematic, cấu hình và dịch chuyển linh hoạt thiết kế (Design Migration) giữa các dòng chip có kiến trúc phần cứng và tài nguyên khác nhau (1.5K LUTs vs 4.6K LUTs).
- Kỹ năng xử lý tín hiệu ngoại vi thực tế (Chống dội phím, Giao tiếp bất đồng bộ UART).
- Kỹ năng mô phỏng viết Testbench kiểm tra thiết kế trước khi cấu hình lên phần cứng.

2. QUY ĐỊNH VỀ NỀN TẢNG PHẦN CỨNG

Thí sinh/Đội thi được phép lựa chọn một trong hai nền tảng bo mạch sau để thực hiện bài thi:

- Lựa chọn A (Kiwi 1P5): Sử dụng chip FPGA GOWIN GW1N-UV1P5 (Gói chân QN48X).
- Lựa chọn B (Kiwi Nano 4K): Sử dụng chip FPGA GOWIN GW1NSR-LV4C (Gói chân MG64P).

Lưu ý bắt buộc: Logic cốt lõi (RTL code) phải được thiết kế dạng Generic (thuần chuẩn) để có thể chạy được trên cả hai bo mạch. Thí sinh phải tự tra cứu sơ đồ nguyên lý (Schematic) của bo mạch mình đã chọn để thực hiện ràng buộc chân (Physical Constraints - file .cst) chính xác cho các chân: Xung nhịp (Clock Onboard), LED, Nút nhấn (Buttons) và chân UART_TX truyền lên máy tính qua chip cầu nạp dòng GWU2.

3. YÊU CẦU KỸ THUẬT CHI TIẾT (NỘI DUNG THỰC HIỆN)

Khối 1: Quản lý Xung nhịp & Xử lý Tín hiệu Đầu vào (2.0 Điểm)

- Thí sinh sử dụng công cụ "IP Core Generator" trong phần mềm GOWIN EDA để khởi tạo khối Gowin PLL. Cấu hình PLL nhận xung nhịp gốc từ Onboard Clock (Thí sinh tự kiểm tra tần số gốc là 24MHz hay 27MHz tùy theo sơ đồ mạch của board đang dùng) và cấu hình Output ra tần số hệ thống nội bộ ổn định là 50 MHz.

- Thiết kế module chống dội phím (Debounce) cho cả 2 nút nhấn (Button 1, Button 2). Đảm bảo khi ấn hoặc giữ nút, tín hiệu kích hoạt nội bộ chỉ xuất hiện một chu kỳ xung duy nhất, tránh hiện tượng lặp trạng thái do nhiễu cơ học.

Khối 2: Khối Điều chế Độ rộng Xung PWM Điều khiển LED (2.5 Điểm)

Thiết kế module PWM chạy ở tần số thích hợp (không gây hiện tượng mỏi mắt khi nhìn thực tế) để điều khiển công suất phát sáng của LED theo 3 chế độ (Modes):

- Chế độ 1 (LOW): Hệ số chu kỳ (Duty Cycle) cố định ở mức 25% (LED sáng mờ).
- Chế độ 2 (HIGH): Hệ số chu kỳ (Duty Cycle) cố định ở mức 100% (LED sáng cực đại).
- Chế độ 3 (AUTO): LED thực hiện hiệu ứng "thở" (Breathing LED). Duty cycle tự động tăng tuần tiến từ 0% lên 100%, sau đó giảm tuần tiến từ 100% về 0%. Chu kỳ của một lần "thở" hoàn chỉnh là đúng 2.0 giây.

Khối 3: Khối Phát Dữ liệu UART Transmitter (2.5 Điểm)

- Thiết kế khối truyền dữ liệu nối tiếp bất đồng bộ (UART TX) để gửi thông tin trạng thái từ FPGA lên máy tính thông qua chân UART_TX kết nối sang chip giao tiếp USB.
- Thông số cấu hình bắt buộc: Baudrate 115200 bps, 8-bit Data, 1 Stop bit, No Parity.
- Tần số lấy mẫu để tạo Baudrate phải được phân tần chính xác từ xung gốc 50 MHz đầu ra của PLL.

Khối 4: Khối Điều khiển Giám sát Hệ thống - FSM (3.0 Điểm)

Thiết kế một Máy trạng thái (FSM - Finite State Machine) để liên kết toàn bộ các khối trên theo kịch bản vận hành sau:

- Khi mới cấp nguồn hoặc nhấn nút RESET: Hệ thống tự động thiết lập về Chế độ 1 (LOW). Đồng thời, khối UART phát chuỗi ký tự ASCII: "MODE: LOW\r\n" lên máy tính (chỉ phát một lần duy nhất khi chuyển trạng thái).
- Khi nhấn Button 1: Hệ thống chuyển đổi qua lại giữa Chế độ 1 và Chế độ 2 (LOW <-> HIGH). Mỗi lần chuyển đổi, LED lập tức thay đổi độ sáng tương ứng, đồng thời UART phát chuỗi ký tự: "MODE: LOW\r\n" hoặc "MODE: HIGH\r\n".

- Khi nhấn Button 2: Hệ thống lập tức chuyển sang Chế độ 3 (AUTO). LED bắt đầu chu trình hiệu ứng "thở", đồng thời UART phát chuỗi ký tự: "MODE: AUTO\r\n". Nếu đang ở chế độ AUTO, bấm lại Button 1 sẽ đưa hệ thống quay về Chế độ 1 (LOW).

4. YÊU CẦU SẢN PHẨM BÁO CÁO (NỘI DUNG NỘI BÀI)

Thí sinh/Đội thi phải đóng gói sản phẩm thành một thư mục nén đặt tên theo cú pháp [MãĐội]_FPGA_Danang2026.zip gồm các thành phần:

1. Thư mục Source Code: Toàn bộ mã nguồn thiết kế (Verilog/VHDL/C code nếu có) được viết rõ ràng, có chú thích đầy đủ. Gửi kèm file cấu hình chân phần cứng (.cst) tương ứng với bo mạch đã chọn.
2. Thư mục Simulation: Mã nguồn Testbench và file kết quả mô phỏng dạng sóng (Waveform chứng minh khối UART hoặc cấu trúc truyền nhận chạy đúng định dạng thời gian).
3. Báo cáo kỹ thuật (File PDF): Trình bày rõ ràng bo mạch đã lựa chọn sử dụng (Kiwi 1P5 hay Kiwi Nano 4K), sơ đồ khối kiến trúc hệ thống, sơ đồ chuyển trạng thái của FSM, bảng tính toán phân tần Baudrate và hình ảnh kết quả thực nghiệm truyền nhận dữ liệu thành công trên phần mềm Serial Terminal (Hercules/TeraTerm) của máy tính.

--- BAN GIÁM KHẢO CHÚC CÁC ĐỘI THI HOÀN THÀNH TỐT BÀI LÀM ---